基于Arbiter 的PUF 的改进
李若绪
(清华大学计算机科学与技术系，北京 100084)
摘要：物理不可克隆函数的提出为保护密码芯片的物理安全提供了一种新的有效方法。针对
Lim 等提出的基于Arbiter 的物理不可克隆函数（PUF），利用芯片生产过程中因工艺等原因
造成延时偏差作为PUF 的产生机制，对基于Arbiter 的PUF 的物理结构提出了改进，在路径
中加入了延时模块，并通过实验在现场可编程逻辑器件（FPGA）上验证了改进方案在安全
性能方面的优越性。
关键词：密码芯片；物理不可克隆函数；仲裁器；激励响应对
中图分类号：TP309 文献标识码：A
 0 引言
随着现代社会信息化程度的不断提高，信息安全也越来越受到人们的重视。与此同时，
伴随着集成电路技术的不断发展，密码芯片作为保障信息安全的一种重要手段已经应用到了
有关国计民生的各个方面。密码芯片因能保护一些机密信息不被窃取而变得越来越重要，但
其安全性受到的挑战也越来越多。
近年来，在各种加密算法和加密技术不断发展的同时，各种针对密码芯片的攻击方法和
措施也层出不穷。但总的来说可以分为两大类：非侵入式攻击和侵入式攻击。非侵入式攻击
是指在不破坏芯片的情况下，通过测试芯片工作时的旁路信息并通过一些数学的统计分析得
到密钥等机密信息，比较常见的有功耗分析技术、电磁分析技术等；而侵入式攻击则是指通
过解剖、拍照等逆向分析手段来获取芯片的版图和电路设计，从而获得所需信息，这种攻击
方式会破坏芯片的完整性。
笔者主要研究的是对侵入式攻击的防护。需要在芯片中设置一定的措施，即使芯片被窃
取，攻击者也无法通过侵入式攻击的方式获取里面的机密信息。比较常见的物理防护方法包
括芯片的钝化层采用易受强酸腐蚀的材料、打乱芯片内部一些模块的排序、在芯片中设置金
属的防护层等，但是这些方法都不太理想，主要都是利用纯粹的物理或化学手段来保护芯片
的安全。而物理不可克隆函数（physical unclonable function，PUF）[1]的提出为保护密码芯
片的物理安全提供了一种新的有效方法。
作者简介：李若绪(1987- ), 男，硕士研究生，主要研究方向：密码芯片物理防护，lirx08@mails.tsinghua.edu.cn
 1 PUF 简介
PUF最早于2001年由Pappu提出[1]，他使用一个透明的晶圆作为物理单向函数，以激光
束作为激励，把由干涉条纹得到的一组固定长度的比特值作为响应，通过改变激光束的波长
和发射角得到不同的激励响应对。
PUF具有以下特点：
1）PUF基于芯片中的物理系统在生产过程中所产生的差别，该差别无法在生产时予以
控制；
2）给PUF一个激励，就能得到一个响应，不同的激励能够得出不同的响应，并且响应不能
通过激励预测，具有随机性；
3）不同芯片中相同结构的PUF，对于相同的激励，可得到不同的响应；
4）解剖芯片时，PUF也会同时遭到破坏，即使攻击者得到了PUF的结构，并复制到另外的
芯片中，对于同一激励也得不到相同的响应。
基于上述特点，PUF在信息安全领域具有良好的发展前景。
目前，比较有代表性的有光学PUF[2]、硅PUF[3]以及基于涂层的PUF[4]等，并且PUF在
FPGA中IP核的保护[5-6]方面已经有了更深入的应用。
2 基于Arbiter 的PUF
2002年，Gassend等在文献[3]中提出了硅PUF的概念。硅PUF的实现利用了生产过程中
硅材料因为工艺原因所产生的路径偏差。对于相同的激励，由于不同芯片中相同结构的PUF
在生产过程中造成的电路延迟的不同，所以产生的响应也不同。硅PUF能够产生指数级的激
励响应对，因此安全性能好，但是容易受到温度、电压等外界因素的影响。基于Arbiter的
PUF[7]、基于ring oscillator（RO）的PUF[8]以及Glitch PUF[9]等PUF结构都属于硅PUF的范畴，
其中基于Arbiter的PUF和基于RO的PUF研究较多。
2005年，Lim等在文献[7]中提出了基于Arbiter的PUF，很好地解决了硅PUF易受温度、
电压等外界因素的影响这一问题。基于Arbiter的PUF并不测试某条电路的绝对延迟，而是通
过比较2条独立的路径延迟得到响应输出。该PUF结构由延时电路和仲裁判断器两部分组成，
如图1所示。
……… 0/1
b0 b1 b2 b61 b62 b63
图1 基于Arbiter 的PUF 电路
Fig. 1 Arbiter-based PUF circuit
延时电路有64位输入，通过每位输入的0或1来确定上下2条路径的走向，如图2所示。共
有264种不同的路径。仲裁判断器使用了锁存器，一个上升沿信号分别经过上下2条路径传播
后，若上方路径先传播到仲裁，则输出响应为1，反之输出响应为0，如图3所示。但是由于
锁存器存在建立时间，只有当上方路径传输的上升沿信号比下方路径传输的上升沿信号早到
仲裁的时间大于锁存器的建立时间时，输出响应才会为1，否则输出响应为0。而正是因为建
Arbiter
 立时间的存在，Q输出0的概率（大约为90%）会远大于输出1的概率，0和1输出的不平衡会
使得这种PUF容易遭到攻击。Lim等在文献[7]中提出了通过固定某些输入的0、1值来确保输
出0和1的平衡。本文则提出了另外一种方法来保证0、1输出的平衡性。
1 0
bi=0 bi=1
图2 选择部分的操作 图3 仲裁操作
Fig. 2 Switch component operation Fig. 3 Arbiter operation
3 改进方案的设计与实现
3.1 改进方案的设计
由于作为仲裁的锁存器存在建立时间，所以造成仲裁输出0的概率要远大于输出1的概
率。但是如果，要保证PUF的安全性能，就要使0和1输出的概率都在50%左右。文献[10]中
将锁存器改换成了触发器，因触发器不易进入亚稳态，从而提高了系统的稳定性，但是对于
系统的安全性能改进较小。因此，要提高安全性能，保持0、1输出的平衡性，就要抵消建立
时间的影响。基于此，可以将建立时间
b0 b1 b2 b61 b62 b63
1/0 1/0 1/0
图4 设计方案
Fig. 4 Design scheme
算在上方路径的延迟时间中。从总的统计来说，上方路径的平均延迟时间要大于下方路径的
平均延迟时间。因此，可以在下方的路径上加入延迟，以延缓下方路径信号的到达时间，如
图4所示。总可以找到一个合适的延迟时间来确保0、1输出的平衡性，而且从数学上来说其
期望值就是锁存器的建立时间。
3.2 改进方案的实现
将原有方案和改进方案在FPGA平台上进行了实验测试，实验环境如下：开发板为Altera
DE3 高速Stratix Ⅲ FPGA原型验证开发平台；开发软件为Quartus Ⅱ 9.0；开发语言为VHDL。
总体的实现方案如图5所示，编写一段可以产生64位随机数值的C++程序，并将产生的
Arbiter
Arbiter
Arbiter
延时1
Arbiter
延时2
Arbiter
延时3
 随机数值储存到ROM中。通过计数器的控制，每隔一段时间，从ROM中读取64位的随机数
作为激励输入PUF中，并将得到的响应和64位的激励一起作为输出输入到RAM中。从RAM
中将激励响应对导入PC中，进行数学统计处理。ROM和RAM中的数据都可以通过Quartus
软件在线观测和修改。
实验时，对C++程序进行修改，使得作为输入的64位随机数值中，高位的值随机固定下
来，只改变低位的最后10位数值，这样得到了1024组激励响应对。
图5 实验方案
Fig. 5 Experiment scheme
在FPGA中，通过查找表的方式实现仲裁arbiter、延时单元lcell和选择部分中的mux单元，
通过不同的输入，就可以实现响应。如图6所示，最左侧有4个输入端口，分别设为I1、I2、
I3、I4，选择I2、I3、I4三个端口可以得到仲裁arbiter的实现，选择I4端口则得到延时单元lcell
的实现，选择I1、I2、I4三个端口就会得到mux单元的实现。
图6 仲裁的实现
Fig. 6 Implementation of arbiter
3.2.1 原有方案的实现
首先实现了Lim等设计的PUF结构，经过编程、仿真和综合，将所得的配置文件下载到
FPGA实验板中，运行之后得到响应的波形图，如图7和图8所示。在得到的1024组激励响应
对中，响应为0的有846对，响应为1的有178对，通过计算输出0的概率为0.8262，略低于Lim
等得到的90%的概率[6]。
图7 输出为0 的情况
Fig. 7 Situation of output 0
PC
C++
FPGA
PUF
RAM
ROM
 图8 输出为1 的情况
Fig. 8 Situation of output 1
3.2.2 改进方案的实现
如前文所述，因为存在锁存器的建立时间，造成PUF的输出响应0、1的比值不平衡。因
此，在锁存器的下方信号之前加入延时模块。理论上，可以在下方信号之前加入非门或者其
他门级电路，但实际在FPGA中，因为通过2个非门后信号的逻辑不发生变化，综合设计时会
将这些作为冗余设计去掉，所以并不能达到延时的效果。由于所用的实验板是Altera公司的
DE3开发平台，所以可以加入lcell原语作为延时单元。表1所示为分别加入1～3个lcell延时单
元后，重复3.2.1节的实验所得的数据。可以看到，当加入2个lcell时，输出0和1的概率已经
基本达到平衡。
表1 加入不同延时单元时的输出
Table 1 The result with different lcells
加入lcell的数量/个 输出为0的数量/个输出为1的数量/个输出为0的概率 输出为1的概率
1 824 200 0.8047 0.1953
2 540 484 0.5273 0.4727
3 380 644 0.3711 0.6289
对于每种情况，在同一块FPGA实验板上，对于相同的激励来说得到的响应基本相同。
在1024组激励响应对中，平均不到1组的响应不同，所占比例不足10-3。该结果说明了基于
Arbiter的PUF的稳定性，能够满足安全性方面的应用。
4 结 论
对基于Arbiter 的PUF 进行了改进，并通过实验进行了FPGA 验证，证明了其性能的优
越性。此外，可将不同种类的PUF 结构并联或者串联起来进行使用，以提高芯片的安全性。